CEOB2B晶振平台收集了海内外上百种晶振产品查询供应信息,包括晶振原厂编码,晶振技术资料,以及晶振在产品中的应用等.CEOB2B晶振平台全球网络采购交易平台最前端的电子商务平台.下面介绍的是石英晶体振荡器的最佳设计和布局实践.

首先介绍,正确的去耦,旁路和电源噪声降低在许多应用中非常重要,以确保石英振荡器的最佳性能.一种常见的策略是将电容器放置在印刷电路板（PCB）上的高速器件附近.这种电容器有两个重要功能：

• 为组件提供瞬时电流

• 减少通过系统的噪音传播

• 将电源噪声分流至GND以下各节描述单端和差分器件的去耦,旁路,噪声抑制和电源条件建议.

解耦

诸如时钟振荡器之类的快速开关器件对电源提出了很高的要求.高时钟速率加上快速上升时间（通常在1 ns范围内）使电源很难及时获得所需电流.结果,器件的电源电压会下降.为确保器件始终提供足够的电荷量,需要安装去耦电容器,以充当本地储存器.

建议在石英晶体振荡器的VDD引脚和接地层之间为单端和差分器件使用0.1uF陶瓷去耦电容.图1和图2显示了具有0603尺寸,0.1uF去耦电容C的4引脚振荡器的示例布局.图1和图2所示的所有迹线都需要用阻焊层覆盖.时钟的引脚1可用于支持输出使能,待机,扩展禁用或VCMO控制等功能.

通过传递

凭借当今高速处理器和数据速率,系统中存在相当大的噪音.由时钟振荡器产生的接近方波的波形包含单位的基本频率以及信号的高次谐波分量.为了限制通过系统传播的噪声量,需要旁路电容来提供低阻抗路径以将瞬态能量分流到地.

在大多数应用中,0.1uF去耦电容为所有ILSI MMD器件提供了足够的旁路能力.不需要额外的旁路电容器.

用户可以考虑使用额外的1nF或10nF旁路用于ILSI 晶振集团的所生产的石英振荡器,差分输出工作在高频率（150 MHz以上）,以抑制电源网络中较高的时钟谐波.
电源噪声降低

在大多数应用中,VDD和GND之间的单个0.1μF电容可分流GND上电源可能存在的大部分噪声.ILSI MMD器件使用内部稳压器来进一步降低振荡器输出抖动的影响,用户可以考虑RC或LC电源滤波策略.ILSI MMD建议在高速应用中使用这种过滤,例如波特率高于6Gbps的串行接口（例如8.5Gbps光纤通道和串行10Gbit以太网）.

如图3所示的RC滤波器使用简单.需要选择R,以使电阻上的标称电压降在标称电源电压的5％的范围内.错误！未找到参考源.显示不同ILSI MMD振荡器的值.

如图4所示,LC滤波器特别适用于电流消耗较高的器件,如差分振荡器.电感低串联电阻（通常小于1Ω）为器件提供低于50mV压降的直流电源电压.LC滤波器具有最大限度地减少来自电网的潜在振荡器开关噪声的额外优势.与电感并联的电阻旨在降低LC电路谐振频率处的峰化.错误！未找到参考源.列出了9102设备LC电源滤波器的推荐元件值.同样的滤波器也可以用于其他ILSI MMD差分或单端振荡器（带和不带扩频功能）和VCMO.

电源管理

不建议从中间电位和/或斜坡速率极慢的电源接通ILSI MMD振荡器.在这种情况下通电可能会导致振荡和/或故障.

ILSI MMD时钟的布局建议,PCB设计的一些通用指导原则是：

•在时钟源的VDD和地之间去耦电容对于降低可能传输到时钟信号的噪声至关重要.这些电容必须尽可能靠近VDD引脚 - 1-2 mm.

•物理定位时钟源芯片尽可能靠近负载

•限制时钟信号的走线长度.

•不要将时钟信号路由到靠近电路板的边缘.

•不要将电源走线或其他高频信号布线在石英晶振,石英振荡器PCB区域下方.强烈建议振荡器下方的接地层

•尽可能避免在时钟信号路由中使用过孔.通孔改变导致的迹线阻抗,这可能导致反射.

•不要在电源和接地层上布线时钟线路.

•避免直角弯曲,如果可能的话,保持直线轨迹.如果弯曲是必要的使它与两个45度.角落或使用圆形弯曲.

•在路由差分信号时,确保一对中的走线的电气长度相匹配.